Bukalemun Yongalar
Bilgisayar tasarımcıları hız ve genellik arasındaki dengeyi sağlamak için sürekli bir çaba: içindeler. Birçok işlevi gerçekleştirebilen, fakat görece yavaş çalışan çok amaçlı yongalar yapabildikleri gibi, yalnızca sınırlı bir grup işlevi çok daha hızlı gerçekleştiren özel-uygu-lama yongaları da yapabiliyorlar. Mikro-işlemciler (PC’lerde yaygın olarak kullanılan Intel Pentium veya Motorola Power PC yongaları gibi) genel amaçlıdır: İkili sayma düzeninde kodlanan programlama komutları ile kullanıcıların her türlü mantık ve matematik işlemlerini gerçekleştirirler. Örneğin Intel Pentium hiçte özel olarak Microsoft Word’ü ya da DOOM adlı oyunu çalıştırmak için tasarlanmış değildir. Her ikisini de çalıştırabilir. Bu durumun tersine, uygulamaya özel entegre devreler (application-specific integrated circuits -ASIC) olarak bilinen ısmarlama devreler ise, yalnızca özel bir amaç için gereken işlevselliği sağlar.
Her bir ASIC’İ. belirlen-
yük ve kullanım sırasında düzenlenebilir iyi ayarlanmış devreler.
– FPGAilar,-mantıt-kapı4üfmın-işlfrv-lerini gerçekleştiren düzenlenebilir mantık blokları içerirler. Mantık kapıları birçok girişi ve tek çıkışı olan anahtarlar gibidir. Sayısal devrelerdeki AND, NAND, OR, NOR ve XOR gibi temel ikili sayma düzeni işlemlerinin gerçekleştirilmesinde kullanılırlar. Günümüz donanımlarının büyük bir çoğunluğunda kapıların mantık işlevleri sabittir ve
Düzenlenebilir hesaplamanın kapısını aralayan gelişme, çok hızlı düzenle-
nebilen veni FPGA’lann ra^rlann’iasıı–
dır. İlk FPGA’larda bağlantıların değiştirilmesi birkaç saniye veya biraz daha fazla sürüyordu; alternatif devre tasarımlarını test etmek isteyen mühendisler veya ara sıra yenilenmesi gereken cihazlar satan şirketler için bu çok uygun bir süre. Yeni FPGA’lar bir milisaniyede düzenlenebiliyor. İki yıl içinde de düzenleme süreleri 100 mikrosaniye olar.
araçların ortaya çıkması bekleniyor. Sonuç ola-T rak, değişen işlem orta- j mı veya giriş verilerim! izleyen bilgisayarlar, donanımlarım sürekli olarak bu değişimlere uyumlu hale getirebilecekler. FPGA tasarımının çeşitlemeleri var: ama temel yapı, çok sayıda düzenlenebilir mantık bloklarını ve c blokları tasarımcının seçeceği düzende bağlan-tılayan programlanabilir bağlantı hatlarını içeriyor. Hesaplama cihazları, düzenlenebilir eie^ inanlarını değişik şeki-İrrde kullanabilme. I
Bukalemun Yongalar
Çalışırken devrelerinde değişiklik yapabilen bilgisayarlar tasarımda yeni bir dönem açıyorlar. Verileri hızlı bir şekilde süzebildiklerinden örüntü tanıma, görüntü işleme ve şifrelemede çok üstünler.
bir işlemciden daha az / y
güç harcayan, daha küçük, daha ucuz ve daha hızlı bir yonga üretebilir. Örneğin bir
graıiK yongası, gcutı ama^u un jnwnvw işlemcinin yapabileceğinin 10 ya da 100 misli daha çabuk olarak ekrana çizgiler çizip resimleri boyayabilir. İyi tasarlan-
raz değiştirilmiş şeklini çözemeyebilir. Entegre devrelerdeki yeni bir gelişme, üçüncü bir yol daha sunuyor: alan prog-ramlamalı kapı dizileri, FPGA’lar (field-programmable gate arrays). Hızlı, bü-
değiştirilemez. FPGA’larda ise yongaya
levleri hem de bloklar arası bağlantılar değiştirilebiliyor. Bu bloklar yapısal olarak ASIC’lerde kullanılan bazı kapı di
düzenlenirken, FPGA’lardakı düzenlenebilir mantık blokları, üretimden çıktıktan sonra da sürekli olarak yeniden programlanabilir ve bağlantıları değiştirilebilir.
ilanımdaki karş^ığı t il
işlevlerin komutla değiştirilmesi. Bu tür bir uygulama için
lı programlamalar için dinamik tasarın:; değiş-tokuşu kullanılıyor. Tek bıı| FPGA bir dizi görevi çok hızlı yerine)
voncavı zaman-üaviasınıSı olarak calisin
rırlar ve ard arda gelen düzenlemek-arasındaki geçiş öyle hızlı olur ki FPGA tüm işlevleri aynı anda yapıyormuş gibi görünür. :
. kullanılarak her karede r.zZ ~ -• ~ -^2 düzenleyen tek yonga-; r .erim sistemi üretildi. Bu iz ‘iziz bir ASIC için gereken dörtte biri yeterli oluyor. :r.sn video sinyalini önce bel-
■ ı . • sonra iki farklı görüntü iş-
– : ; – .-.¡mii uyguluyor ve sonunda
– . – r .r modeme dönüştürüp sinyali
: -‘: e en çok çalışılan ve potansi-z.;ç;ü düzenlenebilir he-
– bir görevi yerine getirir-
■ : * -‘imm kendi kendini yeniden : – ; -_sş: ve daha iyi performans için
^~asını geliştirmesi konusu. : tanıma yongası, bakmakta
: . x . -ssaeye göre kendini ayarlaya-.r; Eğer devreler esas olarak -i.-.; ■- ‘^¿aki uçakları izlemek için ve-çak daha yavaş olan insan ha-; : – :’ “i izlemek için düzenlenmişse görüntüde bir araba ya da
– ruiunuyorsa, devreler kendile-aşıtlarını izlemek için yeniden ,:z~ i ehilmelidir. Donanımın baş-_ belirlendiği bazı uygulamalar ;r:eksel bilgisayar tasarımından
v ¿:en bir uzaklaşma hem genel-
amaçlı mikroişlemcilerin hem de ısmarlama yongaların yapacağından çok daha hızlı ve çok yönlü makinalar üretebilir.
Donanım Tasarrufu
Düzenlenebilir hesaplamanın en çok umut vaat eden uygulamalarından biri de örüntü eşleştirme (pattern matching). Elyazısı tanıma, yüz tanıma, veri-tabanı düzeltme ve otomatik hedef tanıma, örüntü eşleştirmenin kullanıldığı alanlar. Örüntü eşleştirmenin temel işlevlerinden biri de girdi olarak verilen bir dizi biti (bir görüntüyü, bir karakter dizisini veya başka verileri tanımlayan) tanınacak olası örüntülere karşılık gelen birtakım kalıplarla karşılaştırmak. Girdi olarak verilen bitlerden kalıptaki bitlerle eşleşenlerin sayısı bir eşik değerini aştığında sistem tanıdığını bildirir.
Hedef tanımada ise -ilk çalışmalardan bazılarını harekete geçiren askeri bir uygulama- üzerinde esas çalışılan, gelen görüntü ile binlerce kalıbın hızlı bir şekilde karşılaştırılması. Bu kalıplardan biri, örneğin özel bir taşıt tipinin önden ya da yandan görünüşü olabilir. Her bir görüntü binlerce piksel (görüntü elemanı) içerir ve hedef de bir görüntü içinde herhangi bir konumda ortaya çıkabilir. Askeri uygulamalarda, hedefin yeterince hızlı tanınabilmesi için siste-
teiovizycrt–
min karşılaştırmaları, saniyede birkaç trilyon işlem hızında yapması gerekmektedir. Çünkü gelen görüntüdeki tüm pikseller teker teker bütün kalıplardaki piksellerle karşılaştırılacaklardır.
Konuyla ilgili olarak, İleri Savunma Araştırma Projeleri Ajansı’nın (Defense Advanced Research Projects Agency -DARPA) desteğiyle, düzenlenebilir donanımın kullanıldığı bir tanıma sisteminin prototipi imal edildi.
Sıradaki her yeni kalıba göre kendisini ayarlayan bu sistem donanımda belirgin bir tasarruf sağlamıştır. Tipik bir kalıptaki piksellerden birçoğu eşleştirme sonuçlarına hiçbir katkıda bulunmadıkları için düzenlenebilir he-saplayıcı onları işlemlerin dışında tutar. Gözardı edilecek olan pikseller kalıptan kalıba değişiklikler gösterdiği için geleneksel yapıdaki bir sistem kendini benzer bir şekilde kolaylıkla düzenleyemez. Kalıplar arası benzerliklerden yararlanmak üzere yapılan donanım ayarlamalarıyla, düzenlenebilir makinenin esnekliğini kullanmada daha da ileri gidilebilir. Düzenlenebilir donanım bir dizi kalıbı paralel olarak işleyebilir. Bunun için kalıp dizisinde değeri aynı olan her piksel için yalnızca bir karşılaştırma birimi kullanılır. Örneğin sekiz farklı kalıp için tek bir piksel üzerinde çalışan sekiz ayrı donanım devresinin bulunması yerine,
o piksel tek bir devrede incelenip elde edilen sonuç diğer yedi kalıba dağıtılabilir.
Son olarak, yine düzenlenebilir donanımın üstünlüklerinden yararlanan bir şifre sisteminin (yine DARPA tarafından finanse edilen) prototipi üretildi. Bir FPGA, 64 bit uzunluğundaki veri bloklarını şifrelemek için 56 bit uzun…-ğunda anahtarlar kullanan veri şifrelerr.e
modulasyon
aday görüntü ikili sayma düzenindeki gösterim
0 0 0 0 0 0 0 0 o’o Ö 0 0 0
0 0 0 0 0 0 0
i- o o oHoo o ooffloo 0 o oHkno o oJDDBoo 0 0 0 0 0 Ö 0 0 0 0 0-000
ikili sayma düzenindeki gösterim
standardını (Data Encryption System-DES) uygular. Şifrelemede gizli bir mesajı şifrelemek ya da şifresini çözmek için kullanılan sayıya anahtar denir. DES şifreleme genellikle iki aşamada işler; altanahtar programlaması ve veri işleme. İlk aşamada, bir dizi permütas-yon ve döndürme işlemi sonucunda 56 bit’lik şifre anahtarı 16 altanahtara dönüştürülür. Her bir altanahtar veriyi ayrı ayrı işler; bu işlemden elde edilen bir tam dizi ile 64 bitlik veri bloku şifrelenmiş ya da şifresi çözülmüş olur. Bilgisayar aynı anda birçok kullanıcının işini görüyorsa, kullanıcılar arasındaki her bir görüşmenin ayrı bir anahtarı olmalıdır. Bu anahtarlar, farklı kullanıcılar için mesaj parçaları ulaştıkça şifreleme donanımı tarafından değiştirilecektir.
DES’in birçok uygulamasında, veri yolundan uzun bir veri bloğu geçerken şifreleme anahtarı sabit kalır. Örneğin, iki kişi emniyetli bir şebeke üzerinden bir iletişim kurduysa emniyetli bir şifreleme anahtarını bir kere değişirler ve sonra o anahtarı, görüşme süresince şifrelemek ve şifre çözmek için altanahtar-lar üretmekte kullanırlar.
DES gibi bazı ASIC’ler tek bir şifreleme algoritmasını kullanacak şekilde tasarımlanmıştır. Diğerleri ise, programlanabilir sayısal sinyal işlemcileri gibi birçok şifreleme algoritmasını yerine getirebilir.
Yazılım, düzenlenebilir bir yonga ile altanahtar değerlerini hemen hesaplayabilir ve veri işleme devresi de o özel al-tanahtarlar için optimize edilebilir. Bu yaklaşım, altanahtar programlama donanımının sistemden tamamen çıkartılmasına olanak tanır. Bu tasarruflar, DES algoritması için daha önceleri ihtiyaç duyulan 25 000 kapılı bir devre yerine 13
000 kapılı bir FPGA’da gerçekleştirilebilmesine izin verir. Şifreleme anahtarı-
ortak
pikseller
nın değiştirilmesi gerektiğinde, kullanıcı hızlı bir şekilde özellikleri yeni anahtara göre düzenlenmiş bir devre belirtir ve FPGA’ya yükler.
Gerçekleştirilmiş olan hedef tanıma ve şifreleme prototipleri, bilgisayarların donanım özelliklerinin, çok çeşitli ve değişken olan bir dizi dış veriye göre düzenlenmesi durumunda müthiş bir esneklik kazandığının gösterilmesini sağlamıştır. Donanımın böyle bir biçim değiştirme yeteneği olması, sayısal iletişim, tasarım otomasyonu ve radarlar için sayısal filtreleme dahil birçok uygulama alanında yararlar sağlayabilecektir.
Düzenlenebilir Hesaplamanın Geleceği
Düzenlenebilir hesaplama hâlâ çok yeni bir alan. Her ne kadar Los Ange-les’taki California Üniversitesi’nden Gerald Estrin düzenlenebilir hesaplamayı 1960’ların sonunda öne sürdüyse de ilk uygulamaları birkaç yıl öncesine kadar meydana çıkamamış. Halen 100
000 mantık elemanına ulaşmış olan FPGA’lar, bu tekniğin tüm olanaklarının kullanılmasına hâlâ yaklaşmış değil. Gelecekteki FPGA’lar çok daha büyük olacaklar. Diğer birçok entegre devrede olduğu gibi, bir FPGA üzerindeki elemanların sayısı da her 18 ayda bir yaklaşık ikiye katlanıyor ve 2000 yılından önce bir milyon mantık elemanı içeren FPGA’ların üretilmesi bekleniyor. Böyle yongaların, çok karmaşık iletişimler ve sinyal-işleme algoritmaları da dahil daha geniş çaplı uygulamaları olacak.
Akademik araştırmacılar ve üreticiler, düzenlenebilir hesaplamaların kabul edilmesini engelleyen birçok tasarım sınırlamalarını aşıyorlar. Ancak bugünün
FPGA’larıyla her türden hesap etkili olarak gerçekleştirilemeyebiliyor. Örün-I tü eşleştirme ve tamsayı aritmetiği gibi bit düzeyindeki işlemlerden oluşan al-l goritmalar için çok uygun olmalarına karşın, yüksek duyarlıkta çarpım (high-l precision multiplication) ya da kayan ay-l rımlı (floating-point) hesaplamalar gibi sayısal işlemler için pek uygun değiller.
Mikroişlemciler ve sayısal sinyal yongalarında kullanılanlar gibi çarpıma özel devreler, FPGA’lardaki düzenlene-l bilir mantık devreleriyle oluşturulanlar-l dan daha verimli çalışacak şekilde opti-l mize edilebilirler. Ayrıca şu anda FPGA’ların, yaptıkları hesaplamaların orta büyüklükteki sonuçlarını saklamak! için kullandıkları yonga-üzeri bellekleri çok küçük. Nitekim birçok düzenlene-j bilir hesaplama uygulamaları geniş dia bellek gerektiriyor. FPGA ile dış belles arasındaki veri nakilleri, güç tüketimini arttırdığı gibi hesaplamaları da yavaşlatın yor.
Bununla birlikte araştırmacılar ari:-l metik işlem birimi, bellek ve diğer özeH amaçlı devre blokları içeren FPGA’lad da geliştiriyorlar.
FPGA’lar, genel amaçlı hesaplamalar için kullanılan mikroişlemcilerin yerinq kesinlikle geçmeyecekler. Ama düzen-j lenebilir hesaplama konusu, yüksefi performanslı hesaplama sistemlerinim geliştirilmesinde muhtemelen büyüa bir rol alacak. FPGA’ların hesaplama güçleri, girdilerine çok hızlı uyum sağla-J ması gereken algoritmaların bulunduğa uygulamalarda, kendilerini gösteriyor.
Programlanabilir işlemcilerla FPGA’lar arasındaki uzaklık da gideH rek azalacak. FPGA’ların gelecek ku-l şakları, günümüz mikroişlemcilerinirJ standart elemanlarından olan arttırı-j mış yerel bellek ve özel çarpma devre-l leri içerecek. Ayrıca donanımları, sınır-J lı miktarda FPGA’yı destekleyen mik-1 roişlemciler de geliştiriliyor. Gerçek-J ten, înternet’e bağlı bilgisayarların ge-l rektiğinde özel-amaçlı yazılımları otol matik olarak yüklemeleri gibi gelece-l ğin makineleri de ihtiyaç duydukların-l da yeni donanım düzenlemeleri yük-l leyebılecekler. Günümüzden 10 sonrasının hesaplama aletleri, ‘yazıl lımla programlanabilir donanımın’ va ‘donanımı düzenlenebilir mantığını etkin bir birleşiminden oluşacak. IScientific American, Haziran 1^1
Çeviri: Çağlar Sunsl
AND
işlevleri
hedef
görüntü
Örüntü eşleştirme, bir aday görüntü ve bir de karşılaştırılacak hedef görüntü ile başlar (solda). Görüntüler İkili sayma düzenine çevrilir. FPGA, her iki görüntünün bit’lerini bir mantık devresi (AND kapılarından oluşan) kullanarak karşılaştırır. Cihazın bir kısmı da her iki görüntüdeki ortak olan pikselleri sayan bir toplayıcı olarak düzenlenmiştir. Sayının büyüklüğü eşleştirmenin başarısını gösterir.
